Static ram что это
SRAM (память)
Статическая оперативная память с произвольным доступом ( SRAM, static random access memory ) — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние без регенерации, необходимой в динамической памяти (DRAM). Тем не менее, сохранять данные без перезаписи SRAM может только пока есть питание, то есть SRAM остается энергозависимым типом памяти. Произвольный доступ (RAM — random access memory) — возможность выбирать для записи/чтения любой из битов (тритов) (чаще байтов (трайтов), зависит от особенностей конструкции), в отличие от памяти с последовательным доступом (SAM — sequential access memory).
Содержание
Двоичная SRAM
Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке (рис. 1.). Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы. Недостатком такого решения является рост статического энергопотребления.
Линия WL (Word Line) управляет двумя транзисторами доступа. Линии BL и BL (Bit Line) — битовые линии, используются и для записи данных и для чтения данных.
Запись. При подаче «0» на линию BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.
Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии BL и BL и попадают на схемы чтения.
Переключение триггеров через транзисторы доступа является неявной логической функцией приоритетного переключения, которая в явном виде, для двоичных триггеров, строится на двухвходовых логических элементах 2ИЛИ-НЕ или 2И-НЕ. Схема ячейки с явным переключением является обычным RS-триггером. При явной схеме переключения линии чтения и записи разделяются, отпадает нужда в транзисторах доступа в схеме записи-чтения с неявным приоритетом(по 2 транзистора на 1 ячейку), но появляется нужда в схемах записи-чтения с явным приоритетом.
В настоящее время появилась усовершенствованная схема [2] с обратной связью отключаемой сигналом записи, которая не требует транзисторов нагрузки и соответственно избавлена от высокого потребления энергии при записи.
Троичная SRAM
Один логический элемент 2ИЛИ-НЕ состоит из двух двухзатворных транзисторов (четырёх однозатворных), три — из шести (двенадцати однозатворных), плюс три транзистора доступа, всего — девять транзисторов (пятнадцать) на одну трёхбитную ячейку памяти (трит).
Преимущества
Недостатки
Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.
Применение
SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта время работы подпрограмм и отладка прямо на устройстве.
В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM’ом же делают регистры и кеш-память.
См. также
Примечания
 | Это заготовка статьи о компьютерах. Вы можете помочь проекту, исправив и дополнив её. Это примечание по возможности следует заменить более точным. |
 Микроконтроллеры | |||||||
|---|---|---|---|---|---|---|---|
| Архитектура |
| ||||||
| Производители | Analog Devices • Atmel • Silabs • Freescale • Fujitsu • Holtek • Hynix • Infineon • Intel • Microchip • Maxim • Parallax • NXP Semiconductors • Renesas • Texas Instruments • Toshiba • Ubicom • Zilog • Cypress | ||||||
| Компоненты | Регистр • Процессор • SRAM • EEPROM • Флеш-память • Кварцевый резонатор • Кварцевый генератор • RC-генератор • Корпус | ||||||
| Периферия | Таймер • АЦП • ЦАП • Компаратор • ШИМ-контроллер • Счётчик • LCD • Датчик температуры • Watchdog Timer | ||||||
| Интерфейсы | CAN • UART • USB • SPI • I²C • Ethernet • 1-Wire | ||||||
| ОС | FreeRTOS • μClinux • BeRTOS • ChibiOS/RT • eCos • RTEMS • Unison • MicroC/OS-II • Nucleus | ||||||
| Программирование | JTAG • C2 • Программатор • Ассемблер • Прерывание • MPLAB • AVR Studio • MCStudio | ||||||
Полезное
Смотреть что такое «SRAM (память)» в других словарях:
SRAM — SRAM: SRAM (память) один из видов компьютерной памяти, статическая память с произвольным доступом. SRAM (компания) американская компания, один из крупнейших в мире производителей оборудования для велосипедов. См. также Срам … Википедия
Память с произвольной выборкой — Варианты конструкции модулей RAM, используемые в качестве ОЗУ компьютеров. Сверху вниз: DIP, SIPP, SIMM 30 pin, SIMM 72 pin, DIMM, DDR DIMM Запоминающее устройство с произвольным доступом ЗУПД (или Запоминающее устройство произвольной выборки… … Википедия
Память с произвольным доступом — Варианты конструкции модулей RAM, используемые в качестве ОЗУ компьютеров. Сверху вниз: DIP, SIPP, SIMM 30 pin, SIMM 72 pin, DIMM, DDR DIMM Запоминающее устройство с произвольным доступом ЗУПД (или Запоминающее устройство произвольной выборки… … Википедия
Память с изменением фазового состояния — Для термина «PCM» см. другие значения. Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Эн … Википедия
Память на магнитных сердечниках — Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Энергонезависимая ПЗУ … Википедия
Память на линиях задержки — Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Энергонезависимая … Википедия
SRAM (static random access memory) — Статическая память (static RAM), применяемая на наиболее критичных к скорости участках процессоров … Глоссарий терминов бытовой и компьютерной техники Samsung
SRAM (static random access memory) — Статическая память (static RAM), применяемая на наиболее критичных к скорости участках процессоров … Глоссарий терминов бытовой и компьютерной техники Samsung
Магниторезистивная оперативная память — Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Энергонезависимая … Википедия
Оперативная память — Запрос «ОЗУ» перенаправляется сюда; см. также другие значения. Модули ОЗУ для ПК … Википедия
Универсальная память: SRAM, DRAM и флеш-память в одном флаконе
В наши дни существует не один вид памяти, каждый из которых применяется для той или иной задачи. Они со своими задачами справляются достаточно хорошо, но есть ряд недостатков, которые не дают возможность назвать какой-либо из этих вариантов памяти универсальным. Если добавить сюда проблему колоссального роста данных во всем мире и жажду человечества к энергосбережению, то необходимо создать что-то совершенно новое. Сегодня мы познакомимся с исследованием, в котором ученые представили новый тип памяти, объединяющий в себе достоинства как флеш, так и DRAM памяти. Какими «плюшками» обладает данное новшество, какие технологии были задействованы для его создания и какие перспективы? Об этом мы узнаем из доклада исследовательской группы. Поехали.
Основа исследования
Типов памяти существует далеко не один, и все они были созданы для конкретной задачи: SRAM (статическая память с произвольным доступом) для кеша, DRAM (динамическая память с произвольным доступом) для активной памяти, флеш-память для хранения данных и т.д. Однако, что вполне ожидаемо, у каждого из вышеперечисленных типов памяти есть свои персональные недостатки.
Например, флеш-память, представляющая собой совокупность МОП-транзисторов (металл-оксид-полупроводник) с плавающим затвором (FG) для хранения заряда. Данные представлены в таком варианте как количество заряда, удерживаемого в FG, который изолирован оксидными слоями.
Несмотря на этот минус, есть достаточно внушительный плюс — считывание данных происходит посредством проверки проводимости канала, для чего нужно совсем небольшое напряжение. Благодаря этому данные остаются нетронутыми, что называют неразрушающим считыванием.
DRAM, в свою очередь, значительно быстрее флеш-памяти, потому и используется для активных вычислительных процессов, так сказать. Недостаток DRAM в том, что данные теряются из ячеек при считывании. Помимо этого возникают утечки заряда из конденсаторов, используемых для хранения данных.
SRAM также достаточно быстрый тип памяти и данные не так теряются, как в DRAM. Однако, как правило, используется по 6 транзисторов на ячейку, то есть нужно много площади на чипе.
Представив вышеописанные недостатки классических типов памяти, ученые подчеркивают важность поиска альтернативного или гибридного варианта, который будет лишен подобных проблем, при этом совместит в себе все преимущества своих предшественников.
В данном труде исследователи представляют нашему вниманию свое видение нового типа памяти — нового низковольтного, полупроводникового, основанного на заряде, энергонезависимого запоминающего устройства компактной формы, работающего при комнатных температурах. Исследователи окрестили свое детище «универсальной памятью» (простенько, но со вкусом).
Устройство представляет собой память с плавающим затвором, созданную на базе гетероструктур InAs/AlSb/GaSb, где InAs применяется и как плавающий затвор, и как канал без переходов.
Ученые предоставили результаты моделирования и фактических испытаний прототипа с одной ячейкой.
Результаты исследования
Изображение №1
На изображении выше представлены схематический вид устройства и снимок ПРЭМ (просвечивающего растрового электронного микроскопа).
Как и в случае флеш-памяти, в данном устройстве заряд хранится в FG, но при этом отсутствуют оксидные барьеры. Вместо этого было использовано смещение зоны проводимости в так называемом 6.1-Å семействе полупроводников. То есть устройство, лежащее в основе ячейки памяти, больше похоже на транзистор с высокой подвижностью электронов (HEMT), чем на МОП-транзистор. InAs образует канал, который не содержит переходов. Однако было применено n-легирование, дабы компенсировать непреднамеренное фоновое легирование и удержать Ga вакансии в нижележащем GaSb. Обе эти задачи естественным образом делают слои p-типа.
p-n-переход* — участок соприкосновения двух полупроводников с разными типами проводимости — p (дырочной) и n (электронной).
Изображение №2
График 2а демонстрирует смоделированное выравнивание энергетических зон, а также плотность электронов и дырок в слоях при отсутствии смещения. Теоретические данные в совокупности с моделированием демонстрируют, что на интерфейсе InAs и GaSb зона проводимости InAs находится ниже валентной зоны GaSb. А это приводит к перемещению электронов из слоя GaSb в слой InAs, после чего в GaSb остаются дырки.
Дырка* — незаполненная валентная связь, проявляющая себя как положительный заряд, равный заряду электрона.
Накопленные электроны/дырки видны на границе между InAs и GaSb, но электроны в канале InAs не связаны с интерфейсом InAs / GaSb, при этом их плотность наблюдается по всему InAs. В проводимости всего канала преобладают электроны в InAs, которые будут иметь более высокую подвижность и более высокую плотность, чем дырки в GaSb.
Внутренний FG слоя InAs изолирован от канала InAs барьером AlSb (15 нм). В то же время, двойные квантовые ямы* InAs и три барьера AlSb выполняют роль резонансно-туннельного барьера между FG и CG InAs с n-легированием.
Квантовая яма* — ограничивает движение частиц в двумерном измерении (вместо трехмерного), из-за чего они могут двигаться только в плоском слое.
Следовательно, в исследуемом устройстве электроны, хранящиеся в FG слоя InAs, изолированы аномально большим разрывом зоны проводимости с AlSb. Это значит, что можно получить систему ограничения заряда, которая будет иметь время хранения при комнатной температуре, равное 1014 лет.
Самым важным аспектом работы исследуемого устройства является факт того, что две квантовые ямы (QW1 и QW2) в тройном резонансно-туннельном барьере имеют разные толщины, то есть имеют место ограниченные состояния с разными энергиями (2a). Поскольку QW2 тоньше QW1, единственный доступный уровень энергии для электронов в QW2 имеет более высокую энергию, чем эквивалент в QW1. Кроме того, состояние в QW1 имеет значительно более высокую энергию, чем состояние в соседнем CG участке. Таким образом предотвращается прямое туннелирование электронов между CG и FG, а барьер перехода электронов из CG в FG (или наоборот) определяется смещением зоны проводимости InAs / AlSb на 2,1 эВ, то есть заряд не будет течь к/от FG.
Основное и первичное возбужденное состояния в плавающем затворе (FG) расположены значительно ниже энергетических состояний внутри обеих QW. Следовательно, когда не применяется никакого напряжения, электроны заперты внутри FG, т.е. тройной резонансно-туннельный барьер становится непреодолимым для электронов в/из FG. Таким образом достигается энергонезависимость.
Если же применить незначительное напряжение к управляющему затвору (CG), то можно настроить связь энергетических состояний внутри резонансного туннельного барьера, что позволит электронам свободно проходить из (2b) или в (2с) плавающий затвор.
Во время экспериментов все операции чтения, записи и стирания проводились в нескольких ячейках (размер затвора — 10 х 10 мкм) в защищенном от электростатики темном боксе при комнатной температуре. Все операции, включая записи и стирание, выполнялись при смещении ≤ 2,6 В, что примерно на порядок ниже, чем необходимо для полноценной работы с ячейкой флеш-памяти, подчеркивают исследователи. Стирание выполнялось путем смещения управляющего затвора (V E CG-S) на +2.5 или +2.6 В между CG и источником, что приводило к состоянию «0».
График 2с это смоделированная энергетическая зона, когда для записи данных используется смещение управляющего затвора: V W CG-S = −2.6 В. В этом случае энергетические уровни в QW1 и QW2 практически совпадают, что приводит к сильной связи этих состояний, резонансному туннелированию и потоку электронов из CG в FG.
Из-за емкостной связи проводимость канала зависит от количества заряда, хранящегося в FG, поэтому чтение данных осуществляется посредством измерения тока затвор-исток при фиксированном напряжении затвор-исток.
Повышение заряда в FG, т.е. состояние «1», уменьшает заряд в канале, что приводит к снижению его проводимости. В случае состояния «0» происходит обратный процесс. Считывание данных можно осуществить и без какого-либо смещения к CG, но напряжение необходимо для индивидуальной выборки устройств в массиве ячеек. Кроме того, напряжение должно генерировать электрическое поле по резонансно-туннельному барьеру, что сделает возможным переход заряда из/в FG. Для достижения этих задач потребуется всего лишь
Характеристики универсальной памяти
Во время практических испытаний чтение было выполнено с нулевым смещением на CG и VS-D = 1.0 В. Однако, по заявлениям ученых, можно было применить и меньшее напряжение для успешного чтения.
Изображение №3
На изображении 3а показана последовательность операций стирание-чтение-запись-чтение. Главной особенностью последовательности является операция чтения после каждого шага стирания или записи.
На изображении 3b показана более усложненная последовательность, в которой после каждой операции стирания и записи идет не одна операция чтения, а несколько. Таким образом исследователи демонстрируют то, что операция чтения имеет неразрушающий характер.
Между состоянием «0» и «1» наблюдается четкое отличие во всех последовательностях. Однако на 3b имеются признаки симметричного восходящего сдвига в IS-D по мере увеличения числа операций. Пока причина такого поведения неясна, но ученые намерены исследовать этот аспект в дальнейших трудах. А вот на 3а такого не наблюдается, поскольку напряжение для стирания/записи немного ниже.
После нескольких сотен операций записи и стирания, а также множества операций чтения во время нескольких тестовых практических испытаний ученые не обнаружили никаких признаков повреждения устройства.
Важной особенностью всех типов памяти, которые основаны на хранении заряда, является энергия переключения, определяемая зарядной энергией конденсатора.
Сходство фундаментальных основ технологии флеш-памяти и исследуемой универсальной памяти наталкивает на сравнение этих двух типов памяти. Если предположить, что у двух устройств этих двух типов одинаковая емкость при одинаковом размере затвора, то энергия переключения универсальной памяти будет в 64 раза меньше, чем у флеш-памяти. Эти удивительные цифры также говорят о превосходстве универсальной памяти и над DRAM.
На изображении 3с показаны некоторые операции записи-стирания из 3b, где видны отличия состоянии «0» и «1»: последовательные измерения чтения после стирания дают немного меньший IS-D для состояния «0». Противоположная ситуация наблюдается при последовательных измерениях чтения после записи, а точнее IS-D немного больше.
Данный эффект ученые связывают с изменчивостью (волатильностью) данных. Для изучения этого ученые выполнили последовательность операции чтения в течение длительного периода времени для каждого состояния памяти (изображение №4).
Изображение №4
Оба состояния «0» и «1» демонстрировали начальное быстрое затухание, которое согласуется с тем, что видно на 3с. Но после этого происходят гораздо более медленные изменения, так что в течение всего времени наблюдения соответствующие состояния «0» и «1» четко различимы.
Также был проведен еще один эксперимент (вставка на изображении №4), который показывает предельное насыщение экспоненциальных затуханий и различимых состояний «0» и «1» во времени.
Существование двойного экспоненциального затухания означает, что в основе деградации состояний лежат сразу несколько механизмов. Среди возможных вариантов ученые выделяют туннелирование через дефектные состояния в барьерах AlSb, тепловое возбуждение электронов через узкую запрещенную зону InAs и рекомбинацию с термически генерируемыми дырками.
Оценка емкости устройства и примененного напряжения для записи/стирания говорит о том, что во время операции записи и стирания из/в плавающий затвор переносится примерно 107 электронов. Это достаточно много, но негативного влияния практически не наблюдается.
Для более детального ознакомления с нюансами исследования рекомендую заглянуть в доклад исследовательской группы.
Эпилог
Ученым удалось не только разработать новый тип памяти, но и провести успешные первые практические испытания энергонезависимого, основанного на заряде устройства компактного размера при комнатной температуре. Ученым также удалось совместить энергонезависимость и низковольтное переключение путем квантово-механических свойств асимметричного тройного резонансно-туннельного барьера. Исследователи заявляют, что их устройство можно масштабировать, при этом не теряя его достоинства.
Времена меняются, меняются и технологии. Флеш-память, SRAM и DRAM достаточно долго занимали господствующее положение среди устройств памяти, однако это может измениться, если разработка универсальной памяти продолжится с таким же успехом, как и в данном исследовании. Данная технология позволит сильно сократить энергопотребление устройств, оснащенных ею, а также продлить их срок службы и повысить производительность.
Дальнейшие исследования, запланированные авторами, покажут насколько революционной является память, столь гордо названная учеными универсальной.
Благодарю за внимание, оставайтесь любопытствующими и хорошей всем рабочей недели, ребята!
Национальная библиотека им. Н. Э. Баумана
Bauman National Library
Персональные инструменты
SRAM (Static Random Access Memory)
Содержание
История
Принципы функционирования SRAM
Устройство матрицы статической памяти
Подобно ячейкам динамической памяти триггеры объединяются в единую матрицу, состоящую из строк (row) и столбцов (column), последние из которых так же называются битами (bit).
Этого ограничения лишена многопортовая память. Каждая ячейка многопортовой памяти содержит один-единственный триггер, но имеет несколько комплектов управляющих транзисторов, каждый из которых подключен к «своим» линиям ROW и BIT, благодаря чему различные ячейки матрицы могут обрабатываться независимо. Такой подход намного более прогрессивен, чем деление памяти на банки. Ведь, в последнем случае параллелизм достигается лишь при обращении к ячейкам различных банков, что не всегда выполнимо, а много портовая память допускает одновременную обработку любых ячеек, избавляя программиста от необходимости вникать в особенности ее архитектуры. (Замечание: печально, но кэш-память x86-процессор не истинно многопортовая, а состоит из восьми одно-портовых матриц, подключенных к двух портовой интерфейсной обвязке)
Устройство интерфейсной обвязки
Номера столбцов и строк поступают на декодеры столбца и строки соответственно. После декодирования расшифрованный номер строки поступает на дополнительный декодер, вычисляющий, принадлежащую ей матрицу. Оттуда он попадает непосредственно на выборщик строки, который открывает «защелки» требуемой страницы. В зависимости от выбранного режима работы чувствительный усилитель, подсоединенный к битовым линейкам матрицы, либо считывает состояние триггеров соответствующей raw-линейки, либо «перещелкает» их согласно записываемой информации.
Временные диаграммы чтения/записи
Цикл записи
Цикл записи происходит в обратном порядке. Сначала мы выставляем на шину адрес записываемой ячейки и одновременно с этим сбрасываем сигнал WE в низкое состояние. Затем, дождавшись, когда наш адрес декодируется, усилиться и поступит на соответствующие битовые линии, сбрасываем CS в низкий уровень, приказывая микросхеме подать сигнал высокого уровня на требуемую линию row. Защелка, удерживающая триггер, откроется и в зависимости от состоянии bit-линии, триггер переключится в то или иное состояние.
Сравнение DRAM и SRAM в компьютерной среде
По сравнению с DRAM быстродействие SRAM намного выше, но плотность ее гораздо ниже, а цена довольно высока. Более низкая плотность означает, что микросхемы SRAM имеют большие габариты, хотя их информационная емкость намного меньше. Большое число транзисторов и кластеризованное их размещение не только увеличивает габариты микросхем SRAM, но и значительно повышает стоимость технологического процесса по сравнению с аналогичными параметрами для микросхем DRAM. Например, емкость модуля DRAM может равняться 64 Мбайт или больше, в то время как емкость модуля SRAM приблизительно того же размера составляет только 2 Мбайт, причем их стоимость будет одинаковой. Таким образом, габариты SRAM в среднем в 30 раз превышают размеры DRAM, то же самое можно сказать и о стоимости. Все это не позволяет использовать память типа SRAM в качестве оперативной памяти в персональных компьютерах.
Несмотря на это разработчики все-таки применяют память типа SRAM для повышения эффективности ПК. Но во избежание значительного повышения стоимости устанавливается только небольшой объем высокоскоростной памяти SRAM, которая используется в качестве кэш-памяти. Кэш-память работает на тактовых частотах, близких или даже равных тактовым частотам процессора, причем обычно именно эта память непосредственно используется процессором при чтении и записи. Во время операций чтения данные в высокоскоростную кэш-память предварительно записываются из оперативной памяти с низким быстродействием, т.е. из DRAM. Еще недавно время доступа DRAM было не менее 60 нс (что соответствует тактовой частоте 16 МГц). Для преобразования времени доступа из наносекунд в мегагерцы используется следующая формула:
Обратное вычисление осуществляется с помощью такой формулы:
Сегодня память может работать на частоте 1 ГГц и выше, однако до конца 1990-х годов память DRAM была ограничена быстродействием 16 нс (16 МГц). Когда процессор ПК работал на тактовой частоте 16 МГц и ниже, DRAM могла быть синхронизирована с системной платой и процессором, поэтому кэш был не нужен. Как только тактовая частота процессора поднялась выше 16 МГц, синхронизировать DRAM с процессором стало невозможно, и именно тогда разработчики начали использовать SRAM в персональных компьютерах. Это произошло в 1986 и 1987 годах, когда появились компьютеры с процессором 386, работающим на частотах 16 и 20 МГц. Именно в этих ПК впервые нашла применение так называемая кэшпамять, т.е. высокоскоростной буфер, построенный на микросхемах SRAM, который непосредственно обменивается данными с процессором. Поскольку быстродействие кэша может быть сравнимо с процессорным, контроллер кэша может предугадывать потребности процессора в данных и предварительно загружать необходимые данные в высокоскоростную кэшпамять. Тогда при выдаче процессором адреса памяти данные могут быть переданы из высокоскоростного кэша, а не из оперативной памяти, быстродействие которой намного ниже.
Типы статической памяти
Существует как минимум три типа статической памяти: асинхронная (только что рассмотренная выше), синхронная и конвейерная. Все они практически ничем не отличаются от соответствующих им типов динамической памяти, поэтому, во избежание никому не нужного повторения ниже приведено лишь краткое их описание.
Асинхронная статическая память
Синхронная статическая память
Синхронная статическая память выполняет все операции одновременно с тактовыми сигналами, в результате чего время доступа к ячейке укладывается в один-единственный такт. Именно на синхронной статической памяти реализуется кэш первого уровня современных процессоров.
Конвейерная статическая память
Конвейерная статическая память представляет собой синхронную статическую память, оснащенную специальными «защелками», удерживающими линии данных, что позволяет читать (записывать) содержимое одной ячейки параллельно с передачей адреса другой. Так же, конвейерная память может обрабатывать несколько смежных ячеек за один рабочий цикл. Достаточно передать лишь адрес первой ячейки пакета, а адреса остальных микросхема вычислит самостоятельно За счет большей аппаратной сложности конвейерной памяти, время доступа к первой ячейке пакета увеличивается на один такт, однако, это практически не снижает производительности, т.к. все последующие ячейки пакета обрабатываются без задержек.