Vcc core что это

Описание названий напряжений на материнских платах.

Описание названий напряжений на материнских платах.

Даже базовые материнские платы предоставляют несколько производных величин помимо основного напряжения, а в моделях класса high-end этих значений несметное количество. Порой даже опытным энтузиастам разгона трудно понять значение того или иного параметра. Мы постараемся объяснить все эти значения напряжений на понятном языке.

Первыми в данном вопросе путаницу вносят производители материнских плат. Производители CPU и наборов микросхем тоже дают официальные названия всех напряжений, каждый производитель материнских плат, по непонятным причинам, присваивает им свои названия. В мануалах к платам производитель обычно не объясняет значение того или иного названия. Сначала рассмотрим, какие названия напряжений производители CPU дают своим продуктам.

Процессоры производства Intel используют следующие напряжения (официальные названия):

VCC. Основное напряжение CPU, которое неофициально может называться, как Vcore. Обычно, когда говорят “напряжение центрального процессора”, то имеют в виду данную величину. Опция, которая управляет данным напряжением на материнских платах, может называться “CPU Voltage”, “CPU Core”, и т.д.

VCCPLL. Напряжение, используемое в CPU, для синхронизации внутренних множителей (PLL, Фазовая автоматическая подстройка частоты). Это напряжение может быть изменено с помощью “CPU PLL Voltage”.

VAXG. Напряжение, подаваемое на видеоконтроллер, интегрированный в CPU. Доступно на Pentium G6950, Core i3 5xxx и Core i5 6xx процессоры. Эта опция может называться “Graphics Core”, “GFX Voltage”, “IGP Voltage”, “IGD Voltage” и “VAXG Voltage”.

CPU clock voltage. Некоторые материнские платы позволяют Вам менять напряжение базовой частоты CPU. Это можно делать через опции, называемые “CPU Clock Driving Control” or “CPU Amplitude Control”.

Процессоры Intel. Напряжения, относящиеся к памяти. В то время, как у всех процессоров производства AMD есть встроенный контроллер памяти, то у процессоров Intel, эта особенность присутствует только у более новых моделей (Core i3, Core i5 и Core i7). Поэтому установка напряжений, относящихся к памяти, может быть произведена через настройки CPU или северного моста в составе набора микросхем (MCH, Memory Controller Hub), в зависимости от Вашей платформы. По этой причине напряжения и были разнесены на две группы.

На шине памяти может присутствовать три различных вида напряжений:

VDDQ. Сигнальное напряжение на шине памяти. JEDEC (организация, стандартизирующая память) называет эту величину напряжением SSTL (Stub Series Termination Logic). Это распространенная величина напряжения памяти, и она может скрываться за следующими названиями: “DIMM Voltage”, “DIMM Voltage Control”, “DRAM Voltage”, “DRAM Bus Voltage”, “Memory Over-Voltage”, “VDIMM Select”, “Memory Voltage” и т.д. Значение по умолчанию для этой линии 1.8 в для памяти DDR2 (SSTL_1.8) или 1.5 в для DDR3 (SSTL_1.5).

Termination voltage. Напряжение, подаваемое на логические схемы в чипах памяти. По умолчанию данное напряжение устанавливается, как половина значения напряжения

Процессоры Intel. Напряжения, относящиеся к набору микросхем. Опции, связанные с набором микросхем, включают все напряжения, которые не были описаны на предыдущей странице:

North bridge voltage. Это напряжение, которое подается на северный мост в составе набора микросхем системной платы. Отметим, что Intel называют северный мост, как MCH (Memory Controller Hub, на материнских платах для процессоров без интегрированного контроллера памяти), IOH (I/O Hub, на материнских платах, под CPU со встроенным контроллером памяти. Реализация набора микросхем в двух чипах) или PCH (Platform Controller Hub, на материнских платах, где CPU также имеет интегрированный контроллер памяти, но набор микросхем реализован в виде одного чипа). Таким образом, название данной опции может немного изменяться в зависимости от платформы. В случае наборов микросхем PCH существует два отдельных напряжения, VccVcore (обычно обозначается в настройках материнской платы как “PCH 1.05 V” или “PCH PLL Voltage” и является основным напряжением чипа), а также напряжение VccVRM (такие опции, как “PCH 1.8 V” или “PCH PLL Voltage” регулируют напряжение, подаваемое на внутренние множители чипа).

PCI Express voltage. Если Вы хотите изменить напряжение PCI Express, то нужно будет сначала определить, каким образом в Вашей системе управляются слоты и линии PCI Express. Например, некоторые CPU от Intel, могут управлять одной x16 или двумя x8 PCI Express линиями для подключения для видеокарт, а низкоскоростными PCI Express управляет набор микросхем (PCH). На некоторых других платформах управление слотами PCI Express для видеокарт осуществляется северным мостом (MCH или IOH), в то время как низкоскоростными PCI Express, управляет чип южного моста (ICH). Напряжение, используемое на линиях PCI Express, обычно, регулируется аппаратно, поэтому оно автоматически изменяется при изменении напряжений CPU, северного (PCH/MCH) или южное моста, в зависимости от того, где реализовано управление линиями PCI Express. В некоторых наборах микросхем (например, Intel X58) есть возможность устанавливать напряжения для линий PCI Express. На материнских платах, основанных на таких чипсетах, Вы найдете специальные опции для установки напряжения PCI Express. Например, “IOHPCIE Voltage” изменяет напряжение линий PCI Express, которым управляет северный мост материнской платы (IOH). А при помощи такой опции, как “ICHPCIE Voltage” можно устанавливать напряжение линий ICHPCIE Voltage, которыми управляет южный мост материнской платы (ICH).

PCI Express clock voltage. Некоторые материнские платы позволяют Вам устанавливать напряжение элементов, отвечающих за частоту шины PCI Express. Данный параметр может называться “PCI-E Clock Driving Control” или “PCI Express Amplitude Control”.

Источник

Изучаем схему питания ноутбука Dell Inspiron 5767

Этот ноутбук собран на платформе Compal LA-D801P, плата маленькая, с максимальной степенью упрощения схемотехники. В качестве процессора и моста используются чипы-комбайны на ядре Skylake-U или Kabylake-U (Core i5 и i7). используется дискретная графика от AMD на чипе 216-0889018 (AMD Mobility Radeon R7 M260). В качестве мультиконтроллера KBC используется Microchip MEC1404.

Особенность схемы питания данной платы заключается в том, что имеется много самостоятельных «дежурок» по каждому из каналов напряжения, но в цепях питания этих дежурок отсутствуют силовые ключи для упрощения схемы.

Микросхемы формирователи питания CPU:

Микросхемы формирователи питания дискретной GPU:

Дежурка +5 Вольт:

+5VALW далее подается на контроллеры питания USB, HDMI, HDD, ODD.

Дежурка +3 Вольт:

Из напряжения +3VALW формируются напряжения питания хаба +3VALW_PCH, напряжение +3.3V_WLAN питания Wi-Fi адаптера и напряжение подсветки LCD матрицы +LCDVDD., а также напряжения питания видеопамяти и шины PCI-E.

Указанные сигналы являются разрешающими для работы соответствующих схем.

Мы видим, что имеется очень много различных ШИМ-контроллеров для каждого напряжения, на большинство из которых напряжение +19V подается напрямую, а на выходе имеется нужный сигнал без силовых ключей в плечах. Множество силовых ключей имеются только в цепях питания видеокарты и в цепи чарджера.

Последовательность включения ноутбука на платформе Compal LA-D801P

Рассмотрим последовательность включения и появления формирующих сигналов для режимов питания от S5 (спящий, дежурный) до S0 (полная мощность).

Второй момент традиционный: дежурка +5VALW питает каскад питания CPU, ШИМы, драйвер, USB порты и прочие контроллеры периферии. дежурка +3VALW питает мультик, мост, термодатчик и позволяет формировать другие напряжения +1.8V и +2.5V.

Помимо выше перечисленных напрядённый на видеокарту подаются питания +3VGS (1500 мА), +0.95VSDGPU (2300 мА) и +1.8VGS (500 мА). Они появляются только по сигналу DGPU_PWR_EN# с моста и при наличии опорного напряжения +1.8V_PRIM. Сами напряжения формируются тремя линейными LDO-регуляторами EM5209VF и TPS22967.

Регуляторы питания видеокарты AMD Radeon M7

Диагностика дежурки

Кратко упомяну о диагностике дежурки. Безопаснее и легче всего её проверять путем замера напряжения и сопротивления на катушках, следующих за ШИМ-контроллерами дежурки. Сопротивление должно быть в районе нескольких кОм (по моим измерениям 14 кОм). Заниженное сопротивление до десятков Ом или ниже ненормально.

Источник

Последовательность запуска материнской платы ноутбука

Зачастую диагностика неисправности материнской платы ноутбука осложняется тем,что в схеме нет последовательности запуска (Power Up Sequence).

В данной статье возьму за пример схему от ноутбука Lenovo ThinkPad Edge 14 LD-Note Calpella Discrete.

Как видим в этой схеме отсутствует последовательность запуска,что значительно осложняет представление о том, в какой момент тот или иной сигнал/напряжение должно появится.В этом случае можно найти схему от ближайшей модели в которой есть интересующая нас последовательность запуска и опираясь на неё провести диагностику.

В красных кружках подписаны цифры от 1 до 30 что и является количеством шагов до полного запуска платы.
Я распишу каждый из данных шагов и представлю их на схеме от Lenovo ThinkPad Edge 14 LD-Note Calpella Discrete где у нас последовательность запуска отсутствет.

Итак,мы разобрались с типом транзистора и его распиновкой.Теперь перейдём к схеме.

Для того чтобы он открылся нужно что бы на затворе(GATE)появился 0(за счёт этого PQ54 откроется,чтобы там появился 0,транзистор PQ56 должен быть открыт,таким образом подтягивая напряжение на затворе к земле и открывая PQ54.PQ56 это N-канальный транзистор и открывается положительным напряжением на затворе,в данном случае это сигнал ACOK,когда он появится на затворе PQ56,тот в свою очередь откроется и подтянет к земле 19V на затворе PQ54,таким образом открывая его и пропуская 19V на плату.Сигнал ACOK выходит с Chargera и равен напряжению от 3 до 5 вольт.Транзистор PQ3 при этом должен быть закрыт,так как через него шина VIN запитывается от АКБ.Для того чтобы PQ3 был закрыт на его затворе должно быть напряжение БП 19V.Что бы оно там появилось транзистор PQ6 так же должен быть открыт.Таким образом он пропустит через себя напряжение БП,его выход подключен к затвору PQ3,таким образом на затворе PQ3 появляется напряжение БП не давая ему открыться.При питании только от БП всё должно происходить так же.
Итак,на этом этапе мы разобрались как напряжение с БП попадает на общую шину VIN.

На рисунке 3 мы видим PQ3,через него запитывается шина VIN при питании только от АКБ.

PQ54 при этом должен быть закрыт.При питании только от АКБ сигнал ACOK равен 0.Соответственно PQ56 будет закрыт.
Напряжению на затворе PQ3 в этот момент будет отсутствовать,так что он будет находится в открытом состоянии.За счет того что в данный момент PQ56 закрыт,напряжение с PQ3 попадает на затвор PQ54 и он находится в закрытом состоянии.
Теперь когда мы разобрались как питание попадает на общую шину VIN,можно перейти к следующему шагу.

На пятом этапе присходит запитка EC контроллера от 3VPCU.Тут добавить нечего.

при нажатии кнопки включения NBSWON# просаживается до нуля,так как при нажатии кнопки NBSWON# замыкается на землю,таким образом на 125й ножке EC контроллера получается логический 0,что даёт ему команду на запуск.

Замена материнской платы ноутбука
Добрый день, форумчане Хотел бы обратиться с вопросом, касательно замены материнской платы для.

ASUS A3E Ищу схему материнской платы ноутбука
Необходима схема материнской платы ноутбука Asus A3E. Есть здесь, но за деньги. Может у кого.

Добрый день. Поделитесь, пожалуйста, схемой материнской платы ноутбука hp 15-p105er, модель платы DAY23AMB6C0 REV. C
Добрый день. Поделитесь, пожалуйста, схемой материнской платы ноутбука hp 15-p105er, модель платы.

Неизвестный компонент материнской платы ноутбука asus n53sv
Напишите название(маркировку) или скиньте четкое фото крупным планом данного компонента.

сигнал S5_ON есть и открывает транзистор PQ42 подтягивая к земле напряжение 5VPCU.Таким образом на втором выводе резистора PR112 будет 0V.За счёт этого и на затворе PQ77 будет 0V и он будет закрыт давая возможность напряжению 15V попасть на затворы Q67,PQ83,таким образом позволяя им открыться и сформировать напряжения 3V_S5,5V_S5.

Восьмым шагом собственно говоря было формирование 3V_S5,5V_S5,но так как мы это уже обсудили,то перейдём к шагу девять.

Десятый шаг последовательности запуска DNBSWON#,расшифровывается как Delayed Notebook Switch ON.В схеме Lenovo ThinkPad Edge 14 поиск не нашёл этот сигнал,но в схеме Lenovo Thinkpad E40 это 80я ножка EC контроллера,а учитывая что EC контроллеры одинаковые,сигнал на 80й ножке Lenovo ThinkPad Edge 14 будет такой же и называется он SIO_PWRBTN#.
После того как сигнал NBSWON# поступает на EC контроллер,тот в свою очередь передаёт его в виде сигнала SIO_PWRBTN# на хаб(I/O Controller Hub).

Одиннадцатый шаг это сигнал PM_SLP_S4# который идёт с хаба на EC контроллер в ответ на сигнал SIO_PWRBTN# с EC контроллера на хаб.Сигнал PM_SLP_S4# обычно равен напряжению 3.3V и приходит он на 73 ножку EC контроллера.

сигнал SUSON есть и за счёт этого транзистор PQ38 открыт и подтягивает 5VPCU к земле,за счёт этого на втором выводе резистора PR114 будет 0 и этот же 0 будет на затворе PQ78 и он будет закрыт,при этом 15V смогут через резистор PR257 попасть на затворы PQ66 и PQ85 открывая их и формируя 5VSUS,3VSUS из уже ранее появившихся 5VPCU и 3VPCU.

Напряжение 1.5VSUS формируется по другому,за него отвечает микросхема UP6163AQAG с позиционным номером PU10.
1.5VSUS это напряжение оперативной памяти,на рисунке 11

представлена таблица состояний и логические уровни сигналов S3 и S5 в том или ином состоянии,то есть в состоянии S4/S5 сигналы S3 и S5 будут иметь низкий логический уровень «0»,или 0 вольт,и напряжений VDDQ,VTTREF и VTT не будет.В состоянии S3 сигнал S3 будет иметь низкий логический уровень «0»,или 0 вольт,а сигнал S5 будет иметь высокий логический уровень «1» или 3.3 вольта,в таком состоянии напряжения VDDQ,VTTREF будут присутствовать,а напряжение VTT нет.В состоянии S0 сигналы S3 и S5 будут иметь высокий логический уровень «1» и все напряжения будут включены.Когда это произойдёт PU10 должна выдать сигнал PGOOD(Power Good) с 13й ножки,этот сигнал означает что с питанием формируемым данной микросхемой всё в порядке и напряжение этого сигнала должно составлять 3 вольта.

Тринадцатый шаг это PM_SLP_S3#(в схеме Lenovo Thinkpad E40,а в схеме Lenovo ThinkPad Edge 14 этот сигнал называется SIO_SLP_S3#,18я ножка EC контроллера,который так же выдаётся хабом в ответ на сигнал SIO_PWRBTN#,одновременно с сигналом PM_SLP_S4# и равен он 3.3V.Получив этот сигнал EC контроллер выдаст сигнал MAINON,но MAINON это уже четырнадцатый шаг,так что перейдём к нему.

Четырнадцатый шаг это сигнал MAINON который выдаёт EC контроллер с 96й ножки и этот сигнал является сигналом на включение таких напряжений как 0.75VSMDDR_VTERM,+5V,+3V,+1.8V,+1.5V,+1.05V_VTT.
Разберёмся по порядку.
0.75VSMDDR_VTERM напряжение терминации мы уже рассмотрели,когда сигнал MAINON становится сигналом S3 и запускает напряжение 0.75VSMDDR_VTERM,так что будем смотреть как получаются +5V,+3V.
Здесь всё так же как и с другими уже сформировавшимися напряжениями при помощи сигнала SUSON,поэтому объясню на словах.
Когда сигнал MAINON попадёт на затвор PQ39 тот в свою очередь откроется и подтянет к земле 5VPCU,таким образом на затворе PQ76 появится 0 и он будет закрыт,давая возможность 15ти вольтам попасть на затворы PQ79 и PQ65 после чего появятся напряжения +3V,+5V.

Теперь посмотрим как появляется 1.8V.За это напряжение отвечает микросхема OZ8116LN с позиционным номером PU8.Для того что бы это напряжение появилось,PU8 должна быть запитана.Для этого на 2ю ножку данной микросхемы должно приходить напряжение VIN,а так же дежурные 5VPCU на 5ю и 16ю ножку.Если с этим всё в порядке,то на данном этапе на её 3ю ножку(ON/SKIP)поступит сигнал MAINON,который и даст данной микросхеме команду на запуск и она сформирует напряжение 1.8V,после чего она должна выдать сигнал PGD(Power Good)c 4й ножки.

Теперь посмотрим как появляется 1.5V.Здесь всё так же просто как и с уже рассмотреными ранее напряжениями.MAINON имея высокий логический уровень откроет транзистор PQ26 и просадит 5V на землю.За счёт этого на затворе PQ27 будет выставлен 0 и он будет закрыт,позволив напряжению 15V попасть к затвору PQ29 и таким образом откроет его для формирования +1.5V.

Так же есть шаги 15а и 16а,это как и говорилось ранее сигналы Power Good которые в последующем становятся сигналами HWPG.Но об этом далее.

Источник

Внешние сигналы процессоров Core i7.

Внешние сигналы процессоров Core i7.

Кристалл процессора Core i7 (Nehalem) с другими компонентами системы (северным мостом X58 и модулями памяти DDR3) связывают два внутренних архитектурных блока: интерфейсный блок QuickPath Interconnect (QPI), формирующий на выходе последовательный системный интерфейс для связи с чипсетом (и другими процессорами в многопроцессорных вариантах), и интегрированный в процессор трехканальный контроллер памяти Integrated Memory Controller (IMC), формирующий на выходе интерфейсы для связи с модулями памяти. Кроме того, процессор поддерживает достаточно большое число внешних служебных связей, необходимых выполнения функций управления, контроля, энергосбережения и т. п.

Ввиду того, что Core i7 относятся к новому поколению процессоров, использующему микроархитектуру Nehalem, следует напомнить об основных характерных особенностях его построения:

— врождённая четырёхъядерная архитектура строения, единый процессорный кристалл включает четыре ядра с 256-килобайтным L2 кэшем и общий разделяемый L3 кэш;

— замена процессорной шины Quad Pumped Bus новым последовательным интерфейсом QuickPath с топологией точка-точка, который может использоваться не только для соединения процессора и чипсета, но и для связи процессоров между собой;

— встроенный в процессор контроллер памяти, поддерживающий трёхканальную DDR3 SDRAM, при этом каждый канал способен работать с двумя небуферизованными модулями DIMM;

— поддержка технологии SMT (Simultaneous multithreading), аналогичную памятной технологии Hyper-Threading (благодаря ей каждое ядро Core i7 может исполнять два вычислительных потока одновременно, в результате чего процессор представляется в операционной системе восемью ядрами);

— разделяемый кэш третьего уровня общим объёмом 8 Мбайт;

— встроенный микроконтроллер PCU, независимо управляющий напряжением и частотой каждого из ядер, обладающий возможностями автоматического разгона отдельных ядер при сниженной нагрузке на другие ядра;
— поддержку нового набора инструкций SSE4.2;

— Core i7 производится по технологии с нормами производства 45 нм, состоит из 731 млн. транзисторов и имеет площадь ядра 263 кв.мм.

Микроархитектурные улучшения, сделанные в глубине ядра, не несут в себе революционных изменений в ядре, а в основном обуславливаются оптимизацией давно существующей микроархитектуры Core под работу с технологией SMT. Основные же новации, приходящие в настольные системы вместе с процессорами Core i7, касаются платформы в целом.

Процессоры Core i7 отличаются от своих предшественников поколения Core 2 не только с точки зрения внутреннего содержания, но и снаружи. Так, новые процессоры используют разъём LGA1366, существенно превосходящий по числу контактов и габаритам привычный LGA775. Появление в процессоре новых компонентов изменило и номенклатуру внешних контактов и сигналов (табл. 1)

Увеличение числа контактов обусловлено появлением в процессоре трёхканального контроллера памяти, в то время как ранее в интеловских системах он размещался в северном мосте набора логики.
Поскольку процессоры Core i7 используют совершенно новый интерфейс для связи с северным мостом, они нуждаются в специализированном чипсете (Intel X58 Express). Cеверный мост оборудован и контроллером интерфейса QPI, посредством которого он соединяется с процессором, а также снабжён поддержкой шины DMI, которая традиционно используется в интеловских чипсетах для связи между мостами.

Наименование

Описание

Дифференциальный сигнал синхронизации (на процессор)

Дифференциальный сигнал синхронизации (на ITP)

BPM# [7:0] ввод / вывод.

Указывает, что в системе обнаружена катастрофическая ошибка (исключение «machine check»), и она не может продолжать работу. Процессор определяет это как неисправимую ошибку машины и другие неисправимые ошибки. Поскольку это контакт входа/выхода (I/O), внешним агентам тоже разрешено выдавать эти сигналы, приводящие к обработке процессором особой ситуации при проверке машины.

Компенсация импеданса, должна быть терминирована на системной плате с использованием прецизионного постоянного резистора.

Входные тактирующие дифференциальные сигналы шины QPI, которые соответствуют принимаемым данным.

Входные тактирующие дифференциальные сигналы шины QPI, которые соответствуют передаваемым данным.

Должен быть терминирован на системной плате с использованием прецизионного (постоянного) резистора.

QPI_DRX_DN [19:0] и QPI_DRX_DP [19:0]

QPI_DTX_DN[19:0] и QPI_DTX_DP[19:0]

Должен быть терминирован на системной плате с использованием прецизионного (постоянного) резистора.

Опорное напряжение для DDR3

Определяют банк который предназначен для текущей команды Активации, Чтения, Записи, или команды Предвыборки.

DDR <0>_CAS# Строб адреса столбца.

Разрешение синхронизации банка или режим энергосбережения

Дифференциальные тактовые сигналы для модулей DIMM. Команды и сигналы управления действительны по нарастающему фронту импульсов.

Каждый сигнал выбирает один канал как цель команды и адреса.

DDR <0>_DQ [63:0] биты шины данных DDR3.

Мультиплексированная шина адреса. По этим линиям передается адрес строки при чтении или записи, и адрес столбца. Кроме того эти линии используется для установки параметров в регистрах конфигурации DRAM.

Обеспечивает различные комбинации сопротивления терминации в активных и неактивных модулях DIMM, когда данные прочитаны или записаны.

Строб адреса строки

Текущий смысл зависит от VRD11.1

Наименование

Описание

PECI (Platform Environment Control Interface –интерфейс управления средой платформы) – последовательный служебный интерфейс к процессору.

используется, прежде всего, для управления тепловым режимом, системой питания и для контроля ошибок. Подробнее об электрических спецификациях, протоколах и функциях PECI можно найти в документе Platform Environment Control Interface Specification.

процессорный выход, используемый средствами отладки.

используется средствами отладки, чтобы запросить операции отладки на процессоре.

SKTOCC# (Гнездо занято) сигнал активен если процессор установлен в сокете. У этого сигнала нет никакой связи с кристаллом процессора. Проектировщики системы могут использовать этот сигнал чтобы определить, присутствует ли процессор.

Для правильной работы процессора TESTLOW должен быть подключен к земле через резистор.

TMS (Test Mode Select – выбор режима тестирования) является специальным сигналом интерфейса JTAG, формируемым специальной отладочной аппаратурой для порта ТАР.

TRST# (Test Reset – сброс тестирования) сбрасывает логику порта TAP. TRST# должен быть переведен в низкий уровень при сбросе питания.

Питание для ядра процессора.

VCC_SENSE и VSS_SENSE обеспечивают изолированное, низкоимпедансное подключение ядра процессора к напряжению питания и земле. Они могут быть использованы для обнаружения или измерения напряжения на кристалле процессора.

VCCPLL – отдельное питание PLL.

Наименование

Описание

VID [7:0] (идентификатор напряжения) – эти выходные сигналы используются, чтобы поддержки автоматического выбора напряжения питания источника (VCC). Напряжение для формирования этих сигналов должно быть подано до момента включения VR источника Vcc процессора. И наоборот, выход VR должен быть заблокирован до поставки напряжения для сигналов VID. Сигналы VID необходимы для поддержки процессов изменения напряжения.VR должен обеспечивать напряжение или отключиться самостоятельно.

VID6 и VID7 должны быть связаны с Vss через резисторы 1 кОм

(эти значения защелкиваются по переднему фронту сигнала VTTPWRGOOD).

Напряжение питания для аналоговой части интегрированного контроллера памяти, QPI и общего кэша.

Напряжение питания для цифровой части интегрированного контроллера памяти, QPI и общего кэша.

VTT_VID [2:4] (идентификатор VTTVoltage) используются для поддержания автоматического выбора напряжений электропитания (VTT).

VTT_SENSE и VSS_SENSE_VTT обеспечивают изолированный, низкий импеданс связи с напряжением VTT и «землей» процессора. Они могут использовании для измерения

напряжения на кристалле.

Этот сигнал означает для процессора, что электропитание VTT является устойчивым и в пределах спецификаций. Сигнал имеет низкий уровень напряжения со времени включения электропитания, пока оно не достигло номинального значения указанного в спецификации тогда сигнал должен перейти к высокому уровню.

Входные и выходные сигналы процессоров семейства Core i7 имеют большое разнообразие рабочих уровней сигналов, протоколов обмена, схем согласования и «гашения» сигналов скоростных линий. В различных полупроводниковых цифровых микросхемах и процессорах широко ис­пользуются логические вентили на TTL (ТТЛ) и CMOS (КМОП) структурах. Внутри сложных микросхем применя­ются и другие типы ячеек, но они обычно обрамляются внеш­ними схемами с параметрами ТТL- или CMOS-вентилей. Логические элементы CMOS отличаются от ТТL большим размахом сигнала (низкий уровень ближе к нулю, высокий — к напряжению питания), малыми входными токами (почти нулевыми в статике, в динамике — обусловленными пара­зитной емкостью) и малым потреблением, однако их быст­родействие несколько ниже. В отличие от ТТL, микросхемы CMOS допускают более широкий диапазон питающих на­пряжений. Микросхемы ТТL и CMOS взаимно стыкуются, хотя вход CMOS требует более высокого уровня логичес­кой единицы, а выход CMOS из-за невысокого выходного тока можно нагружать лишь одним ТТL-входом. Современ­ные схемы CMOS по параметрам приближаются к ТТL и хорошо стыкуются с ними. Схе­мы CMOS имеют те же типы выводов, но вместо выхода с открытым коллектором у них присутствует выход с откры­тым стоком (что по логике работы одно и то же).

Независимые блоки рекалибровки синхронизации приемо-передатчиков, содержащие последовательные цепи обратной связи, постоянно отслеживают различные факторы девиации синхросигнала, «перестраивая» его, и поддерживают режим задержки «линковки» приемных (RX) и передающих (TX) каналов с интервалом, менее чем 5 нс.

Строго однонаправленное соединение по топологии типа «точка-точка», передающие множественные биты, применение действительно реальной дифференциальной логики, где используется два вывода для приемника и передатчика на один сигнал. Независимые источники передающих (CFM-аналог) и приемных (CTM-аналог) синхросигналов не обязательно должны генерировать строго одинаковые синхроимпульсы, однако они должны использовать как можно меньший временной «разброс». Терминирование, ставшее обязательным в современных ВЧ-линиях, в данном случае имеет внутреннюю программируемую реализацию посредством ранее упомянутого внешнего опорного резистора.

Gunning Transeiver Logic – это технология низковольтной высокочастотной системной шины, разработанная фирмой Intel еще для процессоров серии Pentium. Улучшенная версия GTL для процессоров Pentium II полу­чила название GTL+. Даль­нейшие усовершенствова­ния привели к появлению спецификации AGTL+, пред­назначенной для процессо­ров Pentium III/4 и далее. Все вари­анты шины полностью совместимы между собой. Все проводники системной шины замкнуты c обоих концов на резисторы, играющие роль терминато­ров. Логической единице на шине соответствует уровень 1,5 Вольта, низкий уровень выходного напряжения не должен превышать 0,6 Вольта. При обмене данными процессор генерирует сиг­нал Reference, составляющий примерно 2/3 от уровня ло­гической единицы на шине, который инициирует пере­дачу (прием) данных в соот­ветствующие буфера. Такой же сигнал могут иницииро­вать другие устройства под­ключенные к системной шине. При этом гарантирует­ся одновременное поступле­ние данных, независимо от длины проводников. Такое решение позволило значи­тельно упростить топологию системной платы. Уменьши­лось влияние конденсатор­ной емкости проводников, наведенной электромагнит­ной индукции. Стала возмож­ной надежная работа шины на частотах от 150 МГц и значительно выше. Схемы передатчиков сигналов этого интерфейса имеют выходы типа «открытый коллектор», а входные цепи приемников являются дифференциальными, сигнал воспринимается относительно опорного уровня на входе VREF.

Переход на современные сигнальные протоколы сопряжен с большими проблемами технологического характера. Пониженное напряжение питания означает переход на другую норму производства кристаллов, необходима специализированная аппаратура для контроля над операциями, осциллографы для снятия тайминговых характеристик новых чипов и специальные имитаторы критических условий.

В табл. 2 сигналы процессора Core i7 сгруппированы по типом выполняемых функций, технологий и спецификаций. Буферный тип указывает технологии которая используется для передачи сигналов. Есть некоторые сигналы, которые не имеют ODT и должны быть терминированы на плате. Сигналы, которые имеют ODT, перечислены в табл. 3.

Источник